Lecture 01

从一粒沙，
到一座芯片工厂

集成电路工艺的历史、未来与本课程地图。我们先建立全景，再逐步拆开每一种材料、图形与步骤。

历史演进制造工作流前沿观察课程计划

核心问题：怎样把功能设计和物理版图，变成硅片上的器件、互连、芯片与系统？

方向键切换场景 · F 全屏 · N 讲解提示

01

TODAY'S ROUTE

先看全景，再进入工艺细节

这一讲不急着背公式。先建立一条稳定的主线：历史 → 缩放 → 制造 → 前沿 → 课程。

01

从晶体管到 IC

器件、集成与产业协作的起点

02

从版图到硅片

用光刻理解“图形如何落地”

03

缩放边界与前沿

为什么器件、供电、设备、封装都要创新

04

本课程怎么学

单项工艺 → 工艺集成 → 工程判断

THE CENTRAL TRANSFORMATION

设计图纸

↓

材料表面上的微纳结构

↓

可工作的芯片系统

后续每一个工艺单元，都要回到这条转换链上。

02

HISTORY OF INTEGRATION

不是“越做越小”，而是“越集成越强”

03

MOORE'S LAW

指数增长背后，是制造能力的持续升级

1971
4004

1989
80486

2001
P4

2008
Core i7

2012
Xeon Phi

今天
复杂系统

关键判断

2,300 个晶体管

Intel 4004 · 1971

早期微处理器已经把计算功能集成进单颗芯片。之后每一次跃迁，都离不开图形、材料、器件结构和互连的共同进步。

课堂提醒：Moore 定律是产业演进的长期观察，不是保证未来自动发生的自然定律。

04

SCALING LIMITS

简单缩放结束后，创新成为主角

尺寸继续缩小，会遇到漏电、短沟道效应、互连延迟、功耗密度与制造复杂度等挑战。

1960s — 1990s

简单缩放

线宽不断缩小
密度、速度、成本同时受益
平面器件为主

2000s — 2020s

缩放 + 器件创新

high-k / metal gate
FinFET、EUV
多重图形化与更严密控制

2020s — FUTURE

系统协同创新

GAA nanosheet
背面供电
芯粒、3D 集成与先进封装

技术节点不是一把直尺，而是一套器件、材料、互连、工艺与设计规则的组合。

05

FROM LAYOUT TO STRUCTURE

一张版图，怎样变成真实芯片？

SYSTEM LEVEL

先定义芯片要完成什么功能

从系统目标逐层拆分到模块、逻辑门、电路和器件。设计越来越具体，但还没有在硅片上形成实体结构。

点击上方步骤，观察抽象设计如何逐渐变成材料堆叠。

传感 / 输入

计算核心

存储

电源管理

接口输出

MOS

INV

NAND

筛选后良品
PASS

目标分解 先把应用需求拆成可实现的功能模块，后面每一步都要服务这些模块。

06

LITHOGRAPHY INTERACTION

光刻：把“图形”转移到材料表面

STEP 01

准备带有目标薄膜的晶圆

晶圆表面已经有一层待加工薄膜。我们的任务是只保留需要的区域。

思考：如果每一层图形都偏移一点，最后的晶体管还能正常工作吗？

07

SEMICONDUCTOR ECOSYSTEM

芯片不是一家公司单独完成的作品

从设计到系统产品，需要多类组织协作。工艺工程师必须理解自己在整条链条中的位置。

硅 CMOS

CPU、存储、ASIC、图像传感器、功率器件。

化合物半导体

通信、光电子、射频、激光器、探测器、LED。

未来不是单点突破，而是四条路线共同前进

DEVICE

GAA nanosheet

栅极更充分包围沟道，继续改善电学控制。Intel 18A 官方资料将 RibbonFET 与 PowerVia 并列为关键创新。

POWER

背面供电

把部分供电路径移到晶圆背面，为信号互连与供电优化提供新的空间。

2026-03

High-NA EUV

imec 宣布接收 ASML EXE:5200，用于 NanoIC 试验线的 High-NA EUV 研发。

2026-04

A13 与系统协同

TSMC 在 2026 北美技术论坛公布 A13。先进工艺与 3D 集成、芯粒和封装协同演进。

配图为 GPT Image 2 生成的课堂概念示意，不按比例。

09

COURSE ROADMAP

这门课：从单项工艺，走向完整集成

本讲内容路径

01历史与 Moore 定律

02版图到硅片、光刻互动

03缩放边界、产业与前沿

04课程计划、回顾与讨论

每个单项工艺都回到三个问题：加了什么？去掉什么？怎样确认做对了？

01 绪论与课程地图历史、缩放、制造主线与学习方法

02 Si 衬底与单晶硅材料属性、晶向、缺陷与 CZ 提拉

03 经典光刻曝光、分辨率、景深与工艺窗口

04 先进图形化光刻胶、EBL、EUV 与纳米压印

05 湿法腐蚀化学选择性、晶向依赖与各向异性

06 干法刻蚀等离子体、方向性与原子级控制

07 热氧化SiO₂ 生长、Deal-Grove 与界面质量

08 热扩散Fick 定律、扩散源与热预算

09 离子注入能量、剂量、射程、损伤与退火激活

10 CVD 化学沉积表面反应、传质竞争与覆盖性

11 PVD 物理沉积蒸发、溅射、离化 PVD 与金属化

12 CMOS 与封装一只 MOS 管流程、互连、封装与前沿

10

WRAP-UP

带走三句话，再开始下一讲

点击展开课堂讨论

课堂资料入口 · 官方来源

IEEE IRDS Editions：国际器件与系统路线图入口 Intel Foundry：18A、RibbonFET 与 PowerVia TSMC：2026 North America Technology Symposium · A13 imec：2026-03 接收 ASML EXE:5200 High-NA EUV

前沿内容按公开资料更新到 2026-06-01。课堂中应区分：基础原理、公开路线、概念示意。

今天的结论

工艺不是一串孤立步骤，而是把图形、材料和结构组织成可制造系统的方法。

从一粒沙，到一座芯片工厂